0 引言

SiC电力电子器件具有高温、高频、高压的工作能力,可以为高效、高功率密度、高可靠变流器提供技术支撑^[1-2],在智能电网、交通电气化等领域,具有重要的应用前景^[3-5]。随着制造工艺的不断革新,SiC器件的成本持续下降,SiC MOSFET已成为Si IGBT的潜在替代者。然而,相对于芯片技术的快速进步,封装和测试技术方面的研究相对较少。SiC器件大多沿用Si器件的封装技术,商业化SiC功率模块的最高结温 ≤ 175℃、寄生电感 ≥ 20nH,难以充分发挥SiC器件的优越性能,给SiC功率模块的封装技术提出了严峻的挑战^[6-8]。

一些国外企业和高校已经开始关注SiC功率模块的先进封装方法。美国Wolfspeed公司开发了结温超过225℃的高温SiC功率模块,并将功率模块的寄生电感降低到5nH^[9-10]。美国通用电气公司研制的低感SiC功率模块,使用条状交流母排,增大母排宽度,减小寄生电感至4.5nH^[11]。德国赛米控公司采用纳米银烧结和SKiN布线技术,研发了SiC功率模块的高温、低感封装方法^[12-13]。德国英飞凌公司采用压接连接技术,研制了高性能SiC功率模块^[14]。德国Fraunholfer研究所采用3D集成技术研制了高温(200℃)、低感(≤ 1nH)SiC功率模块^[15]。瑞士ABB公司采用3D封装布局,研制了大功率低感SiC功率模块^[16-17]。瑞士ETH采用紧凑化设计,优化功率回路,研制了寄生电感 ≤ 1nH的低感SiC功率模块^[18]。美国弗吉利亚理工大学通过优化模块布局,研制了高温、大功率SiC JFET功率模块^[19-20]。美国北卡州立大学将驱动芯片集成到功率模块内部,实现了开关频率高达3.38MHz的SiC功率模 块^[21-22]。针对电动汽车应用,美国田纳西大学和橡树林国家实验室研究了集成水冷、双面散热的SiC功率模块^[23-24]。日本尼桑公司基于双层直接敷铜板(direct bonded copper,DBC)封装,研制了低感SiC功率模块,应用于车用电机控制器^[25]。日本丰田公司采用双面散热封装技术,研制了高功率密度的SiC车用电机控制器^[26]。综上,国外已经掌握了SiC功率模块的先进封装互连技术,然而,国内相关研究尚处于起步阶段,仅有几个企业和高校开始研究功率模块的封装技术^[27-32],急需梳理功率模块的封装理论和方法,总结功率模块的失效模式,为SiC功率模块的先进封装和性能评测提供理论和方法支撑。

本文针对SiC功率模块的封装进行了研究,梳理了功率模块的设计原则和制作流程,结合全SiC、全Si和混合功率模块,归纳了功率模块封装互连的关键步骤和工艺,给出了自主封装功率模块的测试流程,建立了SiC功率模块的损耗模型。此外,对3种自主封装功率模块进行了对比研究,印证了SiC器件对先进封装技术的迫切需求。最后,总结了大量的封装失效案例,并建立了失效分析的数学模型,为功率模块的缺陷判断和封装优化提供参考。

1 功率模块的封装方法

功率模块是利用多种互连技术,将多个功率器件封装集成,并实现一定功能的功率电路,能满足芯片的电气互连、绝缘配合、机械支撑、物理保护等基本要求,具有装置体积小、系统成本低、系统可靠性高等优势。此外,相对于分立器件,功率模块的寄生电感小、缓冲吸收电路简单,可适应宽禁带器件的高频工作能力。

功率模块的关键在于封装互连技术和封装材料配合。封装互连技术包括半导体连接技术、引线键合技术、绝缘灌封技术等。同时,不同材料在一定环境条件、负荷工况和电热应力下的响应差别很大,对功率模块的设计制造和失效分析提出了挑战。

以最常用的引线键合式焊接功率模块为例,梳理SiC半桥功率模块的设计原则和封装工艺流程。如图1所示,功率模块主要由芯片、DBC、基板和端子构成。DBC为“铜-陶瓷-铜”的三明治结构,兼顾上层导电、中层绝缘和下层散热的功能。基板为DBC提供机械支撑,并将芯片产生的热量传递至散热器。端子是功率模块与外电路的接口,并提供电能通路及测量端口。

半桥功率模块的内部互连如图2所示。芯片位于DBC上层铜的不同分块上,芯片与DBC上层铜之间、芯片之间均通过键合线传输电流;DBC陶瓷层及下层铜可保证芯片与散热器之间的电气绝缘

图1 模块封装结构图 Fig. 1 Structure diagram of power module

图2 半桥功率模块的内部互连 Fig. 2 Interconnection of half-bridge power module

和热传导。芯片与DBC之间、DBC与底板之间均采用回流焊连接,即先用高温焊料将芯片焊接到DBC上(一次焊接),然后用低温焊料将DBC焊接在基板上(二次焊接)。

1.1 功率模块的设计原则

功率模块的设计包括材料匹配选型和多物理场建模仿真。

1.1.1 材料选型

综合考虑材料的电-热-力性能指标,特别是熔点、电导率、传热系数、热膨胀系数、抗拉强度等。例如,对于焊料的选型,应确保二次焊接时,一次焊接的焊料不发生重熔,两种焊料的熔点之间要留有足够的裕度,并兼顾高导电、高导热性能,以及热膨胀系数的配合。

根据焊料熔点及应用范围,可将焊料熔点划分如图3所示。若功率模块的设计工作温度为150~ 175℃^[33],避免过高的焊接温度影响芯片性能,一次焊接应选中温区焊料,二次焊料应选低温区焊料。

图3 常见焊料及其分类 Fig. 3 Common used solders and their categories

在此基础上,考虑电导率、热导率、抗拉强度等因素,且二次焊接面积较大,二次焊接焊料的热膨胀系数应与铜接近。

Sn-Pb37焊料具有融化温度低、浸润特性好的优势^[34],被广泛用于二次焊接,而一次焊接的焊料可选择Sn-Pb10等材料。此外,为获得良好的电、热特性及环保性能,往往选用含有Ag、Au的焊料,但成本更高。

1.1.2 多物理场建模仿真

功率模块以低感、低热阻、高可靠为设计目标,综合考虑电-热-力等多物理场耦合的约束条件,如图4所示。

图4 功率模块多物理场耦合建模仿真 Fig. 4 Multi-physics fields based modeling and simulating of power module

首先,为了优化电学性能,应设计模块的电路拓扑,合理规划芯片布局,尽可能缩短布线长度,实现阻抗匹配,减小寄生电感,避免并联电流不均衡。

其次,为了提高散热性能,应合理设计芯片之间的距离、芯片距DBC边缘的距离、封装结构的各层厚度,以减小热阻、提高功率模块密度。

最后,为了保证功率模块可靠性,计算应力分布,针对应力较高的位置,采用封装结构优化,提高材料界面的温度循环能力。通过功率循环、温度循环仿真测试,预测功率模块的薄弱环节,进一步优化封装结构。

此外,结合功率模块的失效案例,发现模块的缺陷,可以闭环指导封装设计。

1.2 功率模块的封装工艺

1.2.1 DBC清洗与芯片归组

如图5所示,硅凝胶被污染产生气泡及雾化,严重影响绝缘性能。材料清洗是保证模块可靠性的重要步骤,采用有机溶剂和机械能,可以去除离子污染物和微粒污染物。通常将材料浸没在无水乙醇或三氯乙烯中,以40kHz频率超声清洗约5min,

图5 DBC污染引起的雾化现象 Fig. 5 Nebulization caused by polluted DBC

再用去离子水将清洗剂洗净,充分加热干燥。

芯片应被分类和归组,以保证一致性。SiC器件的参数分散性明显大于Si器件^[6],容易引起并联器件的电-热应力不均衡,危及功率模块安全。因此,应根据静态特性对芯片进行分类和归组,并联使用时尽量选用静态特性一致的芯片。此外,相对Si芯片,SiC芯片尺寸较小,对静电破坏的耐受能力低,应使用静电消除器保护芯片。

1.2.2 芯片焊接

芯片焊接提供芯片与DBC之间的机械支撑与电气连接,常见焊料有焊片或焊膏两种形式。焊片的焊层厚度和涂覆面积容易控制,有利于减少空洞。焊膏涂覆灵活,常采用扩散或丝网印刷等方式,但难以保证厚度均匀。焊料不能长期暴露在空气中,防止吸水,并保证DBC及芯片干燥,否则会造成焊接失效,甚至爆炸。

焊接工艺常用真空回流焊,以减少焊接空洞,提高焊接可靠性。炉温需根据焊料的回流温度曲线设置,其曲线分段及操作注意事项,如图6所示。因焊件尺寸和炉内位置不同,实际温度与设置曲线可能存在一定的偏差,必要时,需使用热电偶对回流炉内温度进行校正。

不良焊接的表现如图7所示。焊料预涂覆不均匀,或预热区升温速度太快,都会导致焊料喷溅。

图6 回流焊温度曲线及注意事项 Fig. 6 Reflow temperature curve and specifications

图7 不良焊接的表现 Fig. 7 Examples of poor soldering

氧化后的焊膏会在非焊接区形成锡球或锡珠,因虹吸效应,在芯片边沿形成爬锡,缩短芯片场限环的爬电距离,造成绝缘隐患。可使用超声清洗,配合丙酮或无水乙醇,去除焊接残留,并在显微镜下确认不存在焊接缺陷。同时,可以利用X光扫描、超声扫描等方法,确认焊接空洞率在可接受范围内。

1.2.3 引线键合

电气互连常采用超声键合技术,在芯片或金属之间形成电流通路。键合线的材料、线径和键合点数等参数,应根据电流水平、开关频率和芯片尺寸合理选择,并保证适当的绝缘间距,以防止击穿和临近效应。常见的不良键合及效果如图8所示。可通过推拉应力测试,检验键合线的连接质量。

图8 超声引线键合的不同效果图 Fig. 8 Examples of ultrasonic wire bonding

1.2.4 基板及功率端子焊接

将键合完成的DBC涂好低温焊料,压贴在基板表面后,送入回流炉进行二次焊接,同时焊接功率端子,焊接流程与一次焊接相同。焊接后的功率模块如图9所示。

图9 焊接完成后的功率模块 Fig. 9 Soldered power module

1.2.5 外壳和灌胶封装

灌封硅凝胶可以防止污染,提高绝缘强度。外壳为芯片和硅凝胶提供支持和保护。为满足SiC高温封装的需要,外壳采用熔点为184℃的3D打印玻璃纤维,外壳与基板之间的连接使用熔点为200℃的高温胶。连接完成后,灌少量酒精,测试四周是否封闭。灌封硅凝胶后,将模块放入真空脱泡机中做脱泡处理,静置至硅凝胶固化,即完成封装。外壳和灌胶的典型不良现象如图10所示。

此外,每一步结束后都应在显微镜下观察是否有芯片损伤,并测量各引脚的电阻是否匹配。功率模块的封装效果如图11所示,在应用前,应对模

图10 灌胶环节的不良现象 Fig. 10 Example of poor encapsulant

图11 封装完成后的功率模块 Fig. 11 Fully packaged power module

块的封装性能进行测试^[35]。

2 功率模块的对比评估

功率模块的性能与封装和器件密切相关。对于半桥模块,器件可以是全Si(Si IGBT和Si FRD)、混合(Si IGBT和SiC SBD)、全SiC(SiC MOSFET和SiC SBD)。由表1参数对比可知,传统Si器件可实现SiC器件相同的功率等级,但SiC器件具有开关速度快、du/dt和di/dt高的特点,其封装参数敏感性和温度敏感性与传统Si模块不尽相同。基于前文所述封装工艺和流程,自主封装完成的全SiC、全Si和混合功率模块如图12所示,用于对比研究。

表1 功率模块中芯片的参数 Tab. 1 Parameters of chips for power module

图12 相同封装的3种功率模块 Fig. 12 Three power module under the same package

3种器件组合在相同封装结构下的性能差异性还未见文献报道。因此,在相同封装条件下,需要评测全SiC、混合及全Si模块的性能、适用场合及经济性,为功率模块的应用设计提供参考。

以SiC MOSFET的动态行为为例,其典型开关过程如图13所示,开通过程可分为3个阶段。

图13 功率器件典型开关过程 Fig. 13 Schematic diagram of switching transient

1）第一阶段(0—t₁),栅极电源V_GS向MOSFET电容充电,栅极电压u_GS达到阈值电压V_TH之前,MOSFET处于截止状态,u_GS可以表示为

\({{u}_{\text{GS}}}(t)={{V}_{\text{GS}}}(1-{{\text{e}}^{-\frac{t}{\tau }}})\) (1)

式中 τ 为时间常数,τ = R_G(C_GS  C_GD),其中R_G为驱动电阻,C_GS、C_GD分别为栅-源电容和米勒电容。

u_GS从0到V_TH的时间(t₁)为开通延迟时间,有：

\({{t}_{1}}=\tau \ln (\frac{{{V}_{\text{GS}}}}{{{V}_{\text{GS}}}-{{V}_{\text{TH}}}})\) (2)

Si IGBT具有相同的开通延迟原理,但相同功率等级下,Si IGBT的输入电容比SiC MOSFET大,如表1所示,开通延迟时间更长。通常,SiC MOSFET的开通延迟时间仅有几ns,而Si IGBT为几百ns。

2）第二阶段(t₁—t₂),漏极电流i_D开始增加,漏源电压保持直流母线电压V_DS,直至i_D在t₂时刻达到负载电流I_L,i_D^[35]可表示为

\({{i}_{\text{D}}}(t)={{g}_{\text{m}}}({{u}_{\text{GS}}}-{{V}_{\text{TH}}})=k{{({{u}_{\text{GS}}}-{{V}_{\text{TH}}})}^{2}}\) (3)

式中：g_m为跨导;k为与器件制造相关的常数。

i_D以非线性平方关系随时间增加,如图13所示。持续时间与负载电流相关,有：

3）第三阶段(t₂—t₃),i_D = I_L,漏-源电压u_DS由V_DS减小至正向导通电压V_F,下降速率du_DS/dt为

\(\frac{\text{d}{{u}_{\text{DS}}}}{\text{d}t}=-\frac{{{I}_{\text{GP}}}}{{{C}_{\text{GD}}}}\) (5)

该阶段i_G全部为米勒电容充电,u_GS、i_G分别维持在米勒平台电压V_GP和电流I_GP,有：

\({{u}_{\text{GS}}}({{t}_{2}})={{V}_{\text{GP}}}=\frac{{{I}_{\text{L}}}}{{{g}_{\text{m}}}}+{{V}_{\text{TH}}}\) (6)

\({{i}_{\text{G}}}({{t}_{2}})={{I}_{\text{GP}}}=\frac{{{V}_{\text{GS}}}-{{V}_{\text{GP}}}}{{{R}_{\text{G}}}}\) (7)

第三阶段持续时间为

\({{t}_{3}}-{{t}_{2}}=\frac{{{V}_{\text{DS}}}-{{V}_{\text{F}}}}{{{I}_{\text{GP}}}}\) (8)

由于最大损耗发生在电流峰值I_L和电压峰值V_DS处,则开通损耗E_ON可表示为

\({{E}_{\text{ON}}}={{V}_{\text{DS}}}\int_{{{t}_{1}}}^{{{t}_{2}}}{{{i}_{\text{D}}}(t)\text{d}t}+{{I}_{\text{L}}}\int_{{{t}_{2}}}^{{{t}_{3}}}{{{u}_{\text{DS}}}(t)\text{d}t}\) (9)

由于SiC SBD的反向恢复电流可以忽略,则SiC MOSFET的开通损耗近似为全SiC模块的开通损耗。此外,SiC MOSFET的开关速度快,开通电流的非线性部分可做线性化处理。全SiC半桥功率模块的开通损耗E_ON可近似为

\(\begin{align} {{E}_{\text{ON}}}\approx {{V}_{\text{DS}}}[0.5{{I}_{\text{L}}}({{t}_{2}}-{{t}_{1}})]+{{I}_{\text{L}}}[0.5{{V}_{\text{DS}}}({{t}_{2}}-{{t}_{1}})]\approx \\ \quad \quad 0.5{{V}_{\text{DS}}}{{I}_{\text{L}}}({{t}_{3}}-{{t}_{1}})\approx 0.5{{V}_{\text{DS}}}{{I}_{\text{L}}}{{t}_{\text{ri}}} \\\end{align}\)(10)

式中t_ri = t₃ - t₁为开通时间。

类似地,关断损耗E_OFF可表示为

\({{E}_{\text{OFF}}}={{I}_{\text{L}}}\int_{{{t}_{4}}}^{{{t}_{5}}}{{{u}_{\text{DS}}}(t)\text{d}t}+{{V}_{\text{DS}}}\int_{{{t}_{5}}}^{{{t}_{6}}}{{{i}_{\text{D}}}(t)\text{d}t}\) (11)

将电压线性化处理,E_OFF可以表示为

\({{E}_{\text{OFF}}}\approx 0.5{{V}_{\text{DS}}}{{I}_{\text{L}}}({{t}_{6}}-{{t}_{4}})\approx 0.5{{V}_{\text{DS}}}{{I}_{\text{L}}}{{t}_{\text{fu}}}\) (12)

式中t_fu = t₆ - t₄为关断时间。

因此,全SiC半桥功率模块的开关损耗E_SW可近似表示为

\({{E}_{\text{SW}}}={{E}_{\text{ON}}}+{{E}_{\text{OFF}}}\approx 0.5{{V}_{\text{DS}}}{{I}_{\text{L}}}({{t}_{\text{ri}}}+{{t}_{\text{fu}}})\) (13)

减小器件的输入电容、驱动电阻,降低负载电流以及直流电压,均利于减小瞬态功率及缩短开关时间,从而降低SiC器件的开关损耗。

基于图14所示的双脉冲测试电路,分别测试不同温度、电流等级下功率模块的性能。在V_DS = 600V、R_G = 20Ω、结温温度25℃的测试条件下,3种功率模块的实验结果如图15所示,负荷电流40A时的动态对比结果如图16所示,损耗对比结果如图17所示。

图14 功率模块的双脉冲测试电路 Fig. 14 Double pulse test circuit of power module

图15 不同功率模块的开关动态实验结果 Fig. 15 Experimental results of power modules during turn-on and-off processes

图16 测试条件600V/40A下3种模块对比 Fig. 16 Experimental results of power modules in condition of 600V and 40A

图17 测试条件600V/40A下3种功率模块的开关损耗对比 Fig. 17 Loss comparison of power modules in condition of 600V and 40A

如图16(c)所示,由于全SiC模块封装寄生参数与开关速度不匹配,开关过程振荡不可忽略。振荡频率f_r为

\({{f}_{\text{r}}}=\frac{1}{2\mathsf{\pi }\sqrt{{{L}_{\sigma }}{{C}_{\text{oss}}}}}\) (14)

式中：L_σ 为封装寄生电感;C_oss为器件的输出电容。根据振荡频率26MHz,可计算自主封装功率模块的寄生电感为24nH。

如图17所示,采用SiC器件后,模块损耗显著减小。对于全Si模块,Si IGBT开通时,Si PiN二极管的反向恢复电流引起较大的开通损耗。对于混合模块,SiC SBD为多数载流子导电器件,其反向恢复电流小,因此混合模块的关断损耗可以比全Si模块减少34%。对于全SiC模块,由于SiC MOSFET没有Si IGBT的拖尾电流,开关速度更快,开关损耗仅为全Si模块的33%。

在V_DS = 600V、I_L = 40A测试条件下,3种功率模块的温度特性如图18所示,损耗与结温的特性如图19所示。对于全Si模块,在关断过程中双极型器件的载流子寿命具有正温度特性,Si FRD的反向恢复电流、Si IGBT的拖尾电流,在高温下明显

图18 不同功率模块的温度影响实验结果 Fig. 18 Experimental results of power module in case of different ambient temperature

图19 3种模块开关损耗的温度特性 Fig. 19 Temperature-depended switching losses of power modules

增大,150℃下的开关损耗几乎是25℃时的2倍。得益于SiC SBD的使用,混合模块的开通损耗比全Si模块显著减小,避免了温度对损耗的影响。SiC模块采用多数载流子导电器件,损耗随温度的非常小,仅高温下阈值降低,导致开通损耗减小,而关断损耗稍微变大。

利用式(13)计算全SiC模块的损耗,并对比实验测试结果,进行误差分析,如图20所示,理论计算能较好估计E_ON和E_OFF,误差控制在15%以内。

以全SiC功率模块为例分析封装的特性,其质量、体积、成本占比如图21所示,基板的质量最重,密封剂的体积最大。功率芯片仅占模块总质量0.09%、总体积的0.12%,但所占成本高达90.52%。由图22可以看出,不同的封装结构对全SiC模块

图20 不同温度下近似计算损耗误差 Fig. 20 Approximate calculation error rate

图21 全SiC模块各组件占比 Fig. 21 Teardown of all SiC module components

图22 自主封装SiC功率模块与国内外SiC模块损耗对比 Fig. 22 Power module loss comparison

损耗有显著影响。从另一种角度来看,为了实现高品质的功率模块,从优化封装结构及材料选择入手,远比改善芯片性能经济有效。因此,迫切需要先进的封装手段,以配合芯片性能,达到整体性能最优。

综上,全SiC、全Si和混合模块适用领域不同。对于高开关频率场合,全SiC模块是唯一的选择。当频率在几十kHz以下时,根据散热条件选择混合模块或全Si模块。SiC器件表现了良好的温度特性和较低的损耗,但对线路参数敏感性较强,容易形成振荡,且成本较高;混合器件平衡了损耗和成本,但其损耗和温度特性并没有显著优势;全Si器件在开关频率、损耗及温度特性都有一定限制,但成本远低于其他选择。因此,应根据具体运行条件和成本控制,合理选择功率器件。

3 功率模块的失效分析

通过失效模式分析,可以发现功率模块的薄弱环节,并进一步指导模块的设计和改进。功率模块失效机理如图23所示,根据失效的原因和部位,常见失效方式可分为热击穿失效、过电压击穿失效、栅极失效。

图23 功率模块失效机理 Fig. 23 Failure mechanism of power module

3.1 热击穿失效

热击穿失效是最常见的失效模式,主要是高密度电流的热效应导致的。根据芯片损耗P_G和封装的耗散功率P_O之间的平衡关系,芯片升温的条件为

$\frac{\partial {{P}_{\text{G}}}}{\partial T}>\frac{\partial {{P}_{\text{O}}}}{\partial T}$ (15)

假定芯片特定位置的散热条件用热阻R_th表示,可定义热稳定系数S为

\(S={{R}_{\text{th}}}{{V}_{\text{DS}}}\frac{\partial {{I}_{\text{L}}}}{\partial T}\) (16)

若S  1,任意的温度扰动都会诱发热击穿。温度扰动由高功率产生,漏电流产生的高功率会使高温区域的漏电流进一步升高,形成正反馈;而过电压造成的雪崩击穿区域会向温度较低的区域移动,形成负反馈。不论何种因素造成温度上升,热击穿总是因为温度达到了半导体材料的本征温度T_int。此时,热激发的载流子浓度n_i等于本底掺杂浓度N_i,n_i具有显著的温度依赖性^[36],有：

\({{n}_{i}}=\sqrt{{{n}_{0}}{{p}_{0}}}\) (17)

\({{n}_{0}}={{N}_{\text{c}}}{{\text{e}}^{-\frac{{{E}_{\text{c}}}-{{E}_{\text{F}}}}{kT}}}={{N}_{i}}{{\text{e}}^{\frac{{{E}_{\text{F}}}-{{E}_{i}}}{kT}}}\) (18)

\({{p}_{0}}={{N}_{\text{v}}}{{\text{e}}^{-\frac{{{E}_{\text{F}}}-{{E}_{\text{V}}}}{kT}}}={{N}_{i}}{{\text{e}}^{\frac{{{E}_{i}}-{{E}_{\text{F}}}}{kT}}}\) (19)

式中：n₀为半导体电子浓度;p₀为空穴浓度;N_c为导带有效状态密度;N_v为价带有效状态密度;E_F是费米能级;E_i为禁带宽度。

当温度高于T_int时,n_i处于主导地位,并随温度指数增加,从而进一步热激发,使n_i增加。一旦结温达到T_int,热激发将成为主导机制,载流子即进入正反馈,引起电流集中且热失控,最终达到温度耐受极限而失效。然而,实际工况下必须考虑温度局部过热的影响,低于T_int时,也会发生击穿。

过电流引起的热失效表现为芯片表面烧毁,或局部半导体熔融。过电流可分为稳态过电流和瞬态过电流。

稳态过电流通常出现面积较大的烧毁区域,一般位于芯片源极或发射极中心,键合线引脚处金属融化,严重的过电流甚至会使芯片炸裂,如图24所示。

图24 稳态过电流导致的芯片烧毁现象 Fig. 24 Thermal failure samples of power module caused by steady-state over-current

瞬态过电流可能由电流尖峰或浪涌电流造成,通常与模块的设计或封装电感有关,特别是键合线接触电阻的作用,常表现为引脚附近单点或多点烧毁,如图25所示。

3.2 过电压击穿失效

功率器件的阻断能力受到雪崩击穿的限制,在感性电路的开关过程中,受到电路杂散电感影响,较高的电流变化率会产生浪涌电压,发生雪崩击穿而导致过电压失效。

图25 瞬态过电流引起的器件失效现象 Fig. 25 Thermal failure samples of power module caused by transient over-current

功率芯片在关断和开通的过程中,理论上对应着不同的失效位置。将功率芯片的电流分布以图26表示,功率芯片的驱动总线沿芯片边缘场限环分布,驱动信号脉冲从边缘传播到中心需要一段时间,因此芯片边缘场限环附近的晶胞比中间的晶胞先经历开通或关断。以芯片关断的过程为例,如 图26(a)所示,若关断过程中电流为i(t),根据安培环路定律,可将磁场强度H(x, t)表示为

式中：d为电流通道的宽度;2D为芯片的宽度。

图26 功率模块的过电压失效机理 Fig. 26 Over-voltage failure mechanism of power module

假设电流的拖尾时间为t_f,di(t)/dt = -I_L/t_f,i(0) = I_L,则x方向的磁场恒为零(H_x = 0),z方向磁场变化率为

根据麦克斯韦方程,有：

式中 μ 为半导体材料的磁导率。

若x = D处场强E_y(x=D) = E_D = V_DS/s(其中s为芯片厚度),在与原点距离为x处的场强E_y表示为

因此,芯片上不同的点承受不同的关断电压。在x = d处,有式(24)成立。

对于开通过程,重新建立坐标原点如图26(b)所示,同样可得式(20)、(21),替换边界条件di(t)/dt = I_L/t_f,i(0) = 0,E_y(x=D) = E_D = 0,可将式(23)改写为

由式(23)、(25)可知,关断时,场限环附近的元胞承受的电压应力最大;开通时,芯片中央处的元胞承受的电压应力最大。因此,理想状态下,关断过电压发生在芯片中心,开通过电压发生在芯片边缘第一场限环附近。由于Si IGBT开关速度较慢,过电压击穿并不常见。但是,SiC MOSFET的开关速度快、拖尾时间短,过电压击穿不可忽视。

尽管芯片有一定的过电压裕度,实际上难以避免器件的生产缺陷、封装缺陷及污染物。电场分布对缺陷和污染物十分敏感,尤其是键合线引脚处,极易产生放电击穿,如图27(a)所示^[37]。

此外,焊接不良也是导致过电压击穿的重要因素。爬锡导致芯片爬电距离减小,过电压沿着最短的路径击穿芯片的漏源极之间。芯片底面焊接空

图27 功率模块的过电压击穿现象 Fig. 27 Over-voltage failure samples of power modules

洞,导致局部导电缺陷,电场畸变下易发生击穿,在硅凝胶中形成气泡如图27(b)所示。

过电压击穿通常表现为：在第一场限环附近,芯片表面出现针孔状穿透点,如图27(c)所示。

优化封装是避免过电压击穿的有效途径,应合理配置键合线线径和键合方式,减小寄生电感,控制焊料涂覆均匀,避免爬锡和焊接空洞。

3.3 栅极失效

根据失效模式,可将SiC MOSFET的栅极失效分为机械损伤失效、过电压失效和过电流失效。

SiC MOSFET的SiO₂绝缘层非常薄,超声引线键合容易对栅极造成机械损伤。栅极承受电压时,电势差通过机械裂纹经过芯片外延层连接至源极,形成最小导电通路,芯片过流失效,如图28(a)所示。适当减小超声键合功率,有助于减少绝缘层损伤,提高栅极可靠性。

SiC MOSFET栅极过电压多为感应过电压。即

图28 功率模块的栅极失效现象 Fig. 28 Gate failure samples of power modules

使栅极驱动电压在额定范围,栅极引线的寄生电感、漏-源极之间的电容耦合,产生的振荡电压也会使栅极氧化层损坏。栅-源过电压击穿如图28(b)所示,由于栅极与源极键合线小于绝缘净距,致使栅极过电压失效。灌注硅凝胶时,应注意速度和方向,保证键合线绝缘距离。

实际失效不一定源于单一失效方式,也可能是多种原因的综合。如图28(c)所示,爬锡与键合线之间被过电压击穿,但仍因过电流发生了局部烧毁。因此,很难判断芯片失效是过电压失效,还是芯片存在薄弱点,而过电压时是否有大电流经过损坏点也难以确定。因此,失效是多种缺陷的综合表现,功率模块的改进需要全面考虑多个失效因素。

综上,根据过电流失效、过电压失效和栅极失效等常见的失效方式分析,可以发现功率模块的薄弱环节。减小模块热阻利于消除稳态过电流失效,保持键合线引脚处良好的电接触则可避免瞬态过电流风险。根据芯片参数和寄生电感,合理匹配开关速度,防止过电压失效。在保证可靠性的前提下,适当减小栅极键合功率,可以减小SiC栅极氧化层的损伤。

4 结论

随着SiC器件制造技术的成熟和推广,SiC功率模块的封装技术亟待突破。本文以常用的焊接式功率模块为例,首先梳理了模块的设计目标、制作原则和工艺流程。然后,在相同封装结构和寄生参数下,对比研究了全SiC、混合和全Si功率模块的开关特性、损耗特性、温敏特性。最后,建立了功率模块失效的模型,揭示了SiC功率模块的失效机制,得出以下结论：

1）在动态损耗、温度特性方面,全SiC模块具有明显优势。其中,混合模块的关断损耗比全Si模块减少34%,而全SiC模块的开关损耗仅为全Si模块的33%。SiC功率器件能大幅降低开关损耗,实现高效、高功率密度的变流器。

2）SiC模块的开关特性更加接近于理想开关,所建立的开关动态模型以及损耗估算方法,与实验结果相比,开关损耗的对比误差小于15%,可以有效评估SiC功率模块的损耗。

3）SiC MOSFET常见的失效方式有过电流热击穿、过电压击穿和栅极失效等。热击穿表现为芯片熔融,关断过电压发生在芯片边缘第一场限环附近,开通过电压发生在芯片中心。栅极失效为SiC MOSFET尤其需要关注的失效模式。

因此,可根据应用工况、开关频率和散热条件,合理选择功率器件。高频工况选用全SiC功率模块,应选择参数分散性一致的芯片,严格控制封装寄生参数,以抑制振荡和电流不均衡。中低频选工况择全Si模块或混合模块,建立计及电热效应的损耗模型,以满足不同工作温度下的散热要求。

参考文献

[1] Whitaker B,Barkley A,Cole Z,et al.A high-density,high-efficiency,isolated on-board vehicle battery charger utilizing silicon carbide power devices[J].IEEE Transactions on Power Electronics,2014,29(5):2606-2617.

[2] Wrzecionko B,Bortis D,Kolar J W.A 120 °C ambient temperature forced air-cooled normally-off SiC JFET automotive inverter system[J].IEEE Transactions on Power Electronics,2014,29(5):2345-2358.

[3] 盛况,郭清,张军明,等.碳化硅电力电子器件在电力系统的应用展望[J].中国电机工程学报,2012,32(30):1-7. Sheng Kuang,Guo Qing,Zhang Junming,et al.Development and prospect of SiC power devices in power grid[J].Proceedings of the CSEE,2012,32(30):1-7(in Chinese).

[4] 张波,邓小川,张有润,等.宽禁带半导体SiC功率器件发展现状及展望[J].中国电子科学研究院学报,2009,4(2):111-118. Zhang Bo,Deng Xiaochuan,Zhang Yourun,et al.Recent development and future perspective of silicon carbide power devices:Opportunity and challenge[J].Journal of CAEIT,2009,4(2):111-118(in Chinese).

[5] 王学梅. 宽禁带碳化硅功率器件在电动汽车中的研究与应用[J].中国电机工程学报,2014,34(3):371-379. Wang Xuemei.Researches and applications of wide bandgap SiC power devices in electric vehicles[J].Proceedings of the CSEE,2014,34(3):371-379(in Chinese).

[6] 曾正,邵伟华,胡博容,等.SiC器件在光伏逆变器中的应用与挑战[J].中国电机工程学报,2017,37(1):221-232. Zeng Zheng,Shao Weihua,Hu Borong,et al.Chances and challenges of photovoltaic inverters with silicon carbide devices[J].Proceedings of the CSEE,2017,37(1):221-232(in Chinese).

[7] Hu B,Gonzalez J O,Ran L,et al.Failure and reliability analysis of a SiC power module based on stress comparison to a Si device[J].IEEE Transactions on Device and Materials Reliability,2017,17(4):727-737.

[8] Zeng Z,Shao W,Chen H,et al.Changes and challenges of photovoltaic inverter with silicon carbide device[J].Renewable and Sustainable Energy Reviews,2017,78:624-639.

[9] McPherson B.Parametric power electronic module design techniques for rapid analysis,prototyping,and transition to manufacturing[C]//IEEE 3D-PEIM,2016:1-14.

[10] Casady J,Pala V,Brunt E V,et al.Ultra-low (1.25mW) on-resistance 900V SiC 62mm half-bridge power modules using new 10mΩ SiC MOSFETs[C]//IEEE PCIM,2016:1-8.

[11] She X,Datta R,Todorovic M H,et al.High performance silicon carbide power block for industry applications[J].IEEE Transactions on Industry Applications,2017,53(4):3738-3747.

[12] Buetow S,Herzer R,Koenigsmann G,et al.High power,high frequency SiC-MOSFET system withoutstanding performance,power density and reliability[C]//IEEE ISPSD,2017:419-422.

[13] Koenigsmann G,Herzer R,Buetow S,et al.High power,high frequency gate driver for SiC-MOSFET modules[C]//IEEE PCIM Europe,2016:1-7.

[14] Infineon. Infineon CoolSiCTM semiconductor solutions are the next essential step towards an energy-smart world [EB/OL].[2017-10-20]. .

[15] Fraunhofer.Full SiC double sided busbar power module low inductive and high temperature power module concept[EB/OL].[2017-10-20]. .

[16] Kicin S,Pettersson S,Bianda E,et al.Full SiC half-bridge module for high frequency and high temperature operation[C]//IEEE ECTC,2015:950-956.

[17] Kicin S,Traub F,Hartmann S,et al.A new concept of a high-current power module allowing paralleling of many SiC devices assembled exploiting conventional packaging technologies[C]//IEEE ISPSD,2016:467-470.

[18] Hoene E,Ostmann A,Lai B T,et al.Ultra-low-inductance power module for fast switching semiconductors[C]// IEEE PCIM,2013:198-205.

[19] Chen Z,Yao Y,Boroyevich D,et al.A 1200-V,60-A SiC MOSFET multichip phase-leg module for high-temperature,high-frequency applications[J].IEEE Transactions on Power Electronics,2014,29(5):2307-2320.

[20] Ning P,Wang F,Ngo K D T.High-temperature SiC power module electrical evaluation procedure[J].IEEE Transactions on Power Electronics,2011,26(11):3079-3083.

[21] Guo S,Zhang L,Lei Y,et al.3.38MHz operation of 1.2kV SiC MOSFET with integrated ultra-fast gate drive[C]//IEEE WiPDA,2016:390-395.

[22] Zhang L,Guo S,Li X,et al.Integrated SiC MOSFET module with ultra low parasitic inductance for noise free ultra high speed switching[C]//IEEE WiPDA,2015:224-229.

[23] Xu F,Han T J,Jiang D,et al.Development of a SiC JFET-based six-pack power module for a fully integrated inverter[J].IEEE Transactions on Power Electronics,2013,28(3):1464-1478.

[24] Liang Z,Ning P,Wang F.Development of advanced all-SiC power modules[J].IEEE Transactions on Power Electronics,2014,29(29):2289-2295.

[25] Tanimoto S,Matsui K.High junction temperature and low parasitic inductance power module technology for compact power conversion systems[J].IEEE Transactions on Electron Devices,2015,62(2):258-269.

[26] Hamada K,Nagao M,Ajioka M,et al.SiC-emerging power device technology for next-generation electrically powered environmentally friendly vehicles[J].IEEE Transactions on Electron Devices,2015,62(2):278-285.

[27] Wu X,Cheng S,Xiao Q,et al.A 3600V/80A series-parallel-connected silicon carbide MOSFETs module with a single external gate driver[J].IEEE Transactions on Power Electronics,2014,29(5):2296-2306.

[28] 何骏伟,陈思哲,任娜,等.4500V碳化硅SBD和JFET功率模块的制备与测试[J].电工技术学报,2015,30(17):63-69. He Junwei,Chen Sizhe,Ren Na,et al.Fabrication and testing of 4500V SiC SBD and JFET power modules[J].Transactions of China Electrotechnical Society,2015,30(17):63-69(in Chinese).

[29] Zhu N,Mantooth H A,Xu D,et al.A solution to press-pack packaging of SiC MOSFETS[J].IEEE Transactions on Industrial Electronics,2017,64(10):8224-8234.

[30] Chen C,Chen Y,Li Y,et al.An SiC-based half-bridge module with an improved hybrid packaging method for high power density applications[J].IEEE Transactions on Industrial Electronics,2017,64(11):8980-8991.

[31] Huang Z,Li Y,Chen L,et al.A novel low inductive 3D SiC power module based on hybrid packaging and integration method[C]//IEEE ECCE,2017:3995-4002.

[32] Ren Yu,Yang Xu,Zhang Fan,et al.Voltage suppression in wire-bond based multichip phase-leg SiC MOSFET module using adjacent decoupling concept[J].IEEE Transactions on Industrial Electronics,2017,64(10):8235-8246.

[33] 罗姆. SiC功率器件、模块使用手册[R].东京:罗姆半导体有限公司,2014. Rohm.SiC power devices and modules application note[R].Tokyo:Rohm Co.,Ltd.,2014(in Chinese).

[34] 田民波. 电子封装工程[M].北京:清华大学出版社,2003:386-389. Tian Minbo.Electronic packaging engineering[M].Beijing:Tsinghua University Press,2003:386-389(in Chinese).

[35] Baliga B J.Fundamentals of power semiconductor devices[M].New York,USA:Springer,2008:437-440.

[36] William W S,Ronald P C.Power electronic modules design and manufacture[M].New York,USA:CRC Press,2004:64-69.

[37] Lutz J,Schlangenotto H,Scheuermann U,et al.Semiconductor power devices[M].Berlin,Germany:Springer-Verlag,2011:343-416.